Projektovanje VLSI sistema (19E043VLSI) : obavezni predmet u 5. semestru na Odseku za elektroniku i digitalne sisteme (akreditacija 2019).

Projektovanje VLSI sistema 2 (19E043VLSI) : izborni predmet u 1. semestru master studija na Odseku za elektroniku i digitalne sisteme (akreditacija 2019).
Može se birati samo ako na osnovnim studijama nije biran predmet Uvod u projektovanje VLSI sistema (13E044UPV)

Program predmeta:

  • Jezici za opis hardvera: Dijagram toka HDL projektovanja. Uvod u Verilog HDL i VHDL. Osnovne konstrukcije HDL jezika. Nivoi projektovanja, opis interfejsa, opis ponašanja sistema, konkurentnost procesa, zadavanje vremenskih parametara.
  • Simulacija i verifikacija: funkcionalna, RTL i simulacija na nivou logičkih kola. Vremenski parametri, kritične putanje signala. Verifikacija električne šeme, vremenska i formalna verifikacija.
  • Projektovanje VLSI sistema korišćenjem FPGA čipova: aktuelne FPGA familije, alati za projektovanje, primena VHDL-a. Praktični aspekti projektovanja: funkcionalnost i fleksibilnost, ekonomičnost, brzina rada. FPGA kao prototip u projektovanju VLSI sistema.
Nabavku neophodne opreme za održavanje ovog kursa omogućili su:


Obaveštenja:

  • 3.11.2025. Preporučujemo studentima da se priključe timu za predmet 19E043VLSI 2025/26. (Projektovanje VLSI sistema) na platformi Microsoft Teams. Link za ovaj predmet je LINK. Grupa je napravljena radi bržeg obaveštavanja po potrebi i radi transparentnije kolaboracije na projektu.

  • 3.11.2025. Dobrodošli na kurs Projektovanje VLSI sistema u školskoj 2025/26!

    Predavanja i vežbe će se održavati uživo prema rasporedu časova.

    Pratiti sajt za sva dodatna obaveštenja.

    Za potrebe obaveštavanja, koristiće se i nova MS Teams grupa koja će uskoro biti napravljena. Molimo studente da ne šalju zahteve za učlanjenje u prošlogodišnju MS Teams grupu.