


1. Na primeru idealnog invertora ilustrovati i objasniti karakteristike idalnog logičkog kola.
 2. Na primeru NMOS tranzistora u omskoj oblasti, ako je $V_{DS} \ll V_{GS} - V_T$ odrediti kolika je otpornost kanala u funkciji parametara C_{OX} , μ_N , W , L , $V_{GS} = V_{DD}$, V_T .
 3. Kolika je ulazna kapacitivnost NMOS tranzistora u funkciji C_{OX} , μ_P , μ_N , W , L , $|V_{GS}| = V_{DD}$, V_T , a kolika dvotranzistorskog CMOS invertora?
 4. Koje su razlike statičkih karakteristika CMOS invertora u odnosu na idealan invertor?
 5. Objasni nazine i smisao parametara V_{OH} , V_{OL} , V_{IH} , V_{IL} .
 6. Objasni šta su margine šuma logičkih kola.
 7. Objasni nazine i smisao parametara I_{OH} , I_{OL} , I_O .
 8. Objasni pomoću jednačina vezu između V_{OH} , V_{OL} , V_{IH} , V_{IL} , I_{OH} , I_{OL} , I_O , i izlazne otpornosti logičkog kola.
 9. Kako se definiše kašnjenje, vreme uspona i vreme pada izlaznog napona logičkih kola.
 10. Kako može da se definiše dinamički faktor grananja CMOS logičkih kola (fan-out).
 11. Ako su diode u kolu idealne, izračunati i nacrtati oblik napona na izlazu kola sa slike, ako je pobudni napon pravougaoni impuls amplitude U trajanja 5τ . Odrediti širinu izlaznog impulsa.
- 
12. Ponoviti prethodni zadatak ako otpornik i kondenzator zamene mesta
 13. Ako se na RC integrator u trenutku $t = 0$ dovede periodična povorka paravougaonih impulsa periode T , odnosa impuls/pauza=0.5, nacrtati i objasni grafike napona na izlazu kola za tri slučaja: $\tau \ll T$, $\tau \approx T$, $\tau \gg T$.
 14. Ako se na RC diferencijator u trenutku $t = 0$ dovede periodična povorka paravougaonih impulsa periode T , odnosa impuls/pauza=0.5, nacrtati i objasni grafike napona na izlazu kola za tri slučaja: $\tau \ll T$, $\tau \approx T$, $\tau \gg T$.
 15. Izvesti formulu za vreme uspona kod integratora $T_R = 2.2\tau$.
 16. Nacrtati i objasni princip rada bilateralnog prekidača.
 17. Nacrtati i objasni konstrukciju i princip rada analognog multipleksera 2/1. Kolika je ušteda u broju tranzistora u odnosu na kombinacionu realizaciju multipleksera 2/1 upotrebom NI kola?

18. Kako se realizuju zaštite u CMOS kolima?
19. Nacrtati i objasniti realizaciju 2-ulaznih i višeulaznih nebaferisanih CMOS NI i NILI kola.
20. Šta je to dvostruko i višestruko baferisanje u CMOS kolima i čemu ono služi?
21. Objasniti i nacrtati konstrukciju i svrhu trostatičkih bafera, u diskternoj i integrisanoj varijanti.
22. Nacrtati internu strukturu torstatičkih bafera i invertora sa komplementrianim i nekomplementiranim EN signalom
23. Objasniti konstrukciju I kola sa otvorenim drejnom. Šta je to *wired or* logika?
24. Objasniti realizaciju binarnog komparatora pomoću kola sa otvorenim drejnom.
25. Objasniti konstrukciju i funkcionisanje jednobitnog bidirekcionog bafera.