


1. a) [5] Kolika je ulazna kapacitivnost NMOS tranzistora u funkciji C_{OX} , μ_P , μ_N , W , L , $|V_{GS}|=V_{DD}$, V_T , a kolika dvotranzistorskog CMOS invertora?
- b) [5] Objasniti pomoću jednačina vezu između V_{OH} , V_{OL} , V_{IH} , V_{IL} , I_{OH} , I_{OL} , I_O , i izlazne otpornosti logičkog kola.
- c) [10] Objasniti i ilustrovati kako vreme uspona i pada pobudnog signala u tiče na P_T CMOS invertora?
- d) [5] Ako se na RC diferencijator u trenutku $t = 0$ dovede periodična povorka paravougaonih impulsa periode T , odnosa impuls/pauza=0.5, nacrtati i objasniti grafike napona na izlazu kola za tri slučaja: $\tau \ll T, \tau \approx T, \tau \gg T$.
- e) [10] Izvesti formulu za vreme uspona kod integratora $T_R = 2.2\tau$.
- f) [15] Objasniti konstrukciju i svrhu trostatičkih kola, u diskretnoj i integrisanoj varijanti. Objasniti konstrukciju i funkcionisanje jednobitnog bidirekcionog bafera.

2. [30] U kolu sa slike naponski generator generiše konstantan napon $V_0 = 3V$. Za $t < 0$ kolo se nalazi u stacionarnom stanju i prekidač P je otvoren. Odrediti i nacrtati vremenski oblik napona $v_I(t)$, ako se u trenutku $t = 0$ prekidač P zatvori. Poznato je $R_1 = R_2 = 2k\Omega$, $R_3 = 1k\Omega$ i $C = 10nF$.



3. a) [10] Koristeći minimalan broj potrebnih NMOS i PMOS tranzistora isprojektovati statičko CMOS logičko kolo koje realizuje sledeću logičku funkciju: $Y = \overline{(A + B + E + F)} \cdot (C + D)$.
- b) [10] Poznato je da je otpornost svih tranzistora iz tačke a) kada su isključeni $r_{N_OFF} = r_{P_OFF} \rightarrow \infty$ i da je otpornost svakog od PMOS tranzistora kada su uključeni $r_{P_ON} = 50\Omega$. Poznato je i da svi NMOS tranzistori imaju međusobno jednaku otpornost r_{N_ON} kada su uključeni. Ako se između izlaza kola iz tačke a) i mase poveže kondenzator kapacitivnosti C_p , odrediti r_{N_ON} tako da se punjenje i pražnjenje kondenzatora, u slučajevima kada su ti procesi najsporiji, vrši sa međusobno jednakim vremenskim konstantama.