



1. KOLOKVIJUM

1. a) [5] Nacrtati dvostruko baferisano CMOS NILI kolo. Koristiti samo MOS tranzistore.
 b) [5] Objasniti crtežom kako se u kolu iz prethodne tačke obezbeđuje zaštita ulaza a kako zaštita izlaza od kratkotrajnih naponskih smetnji koje prevazilaze dozvoljene granice na priključima za napajanje.
 c) [10] Za invertor na slici je poznato da je kapacitivna konstanta proporcionalnosti za procenu ukupne snage disipacije $C_{ekv} = 20\text{pF}$. Ako je učestanost rada invertora $f = 50 \text{ MHz}$, a napajanje $V_{DD} = 5\text{V}$ koliki je pad napona na otporniku R ?





2. [30] Ulazi nebaferisanog troulaznog CMOS NI kola su kratko spojeni, a izlaz je opterećen kondenzatorom kapacitivnosti $C = 20\text{pF}$ (kao na slici). Na ulaz v_{UL} se dovodi impuls trajanja $50\mu\text{s}$ prikazan na slici. Svaki od MOS tranzistora koji čine logičko kolo u neprovodnom režimu ima beskonačnu otpornost između drejna i sorsa. Svaki od NMOS tranzistora koji čine logičko kolo u provodnom režimu ima otpornost od $r_{dsNMOS} = 20\Omega$ između drejna i sorsa, dok svaki od PMOS tranzistora koji čine logičko kolo u provodnom režimu ima otpornost od $r_{dsPMOS} = 180\Omega$ između drejna i sorsa. Logičko kolo se napaja sa $V_{DD} = 5\text{V}$. Izračunati i nacrtati vremenski oblik napona v_{IZL} .



2. KOLOKVIJUM

- 1. a) [5]** Nacrtati strukturu šemu trostatičkog CMOS bafera u integrisanoj tehnologiji.
b) [5] Nacrtati šemu dvobitnog bidirekcionog bafera. Signal smera je zajednički za oba bita.
c) [5] Nacrtati šemu dvobitnog bidirekcionog bafera sa signalima smera i dozvole rada. Kontrolni signali su zajednički za oba bita.
d) [5] Nacrtati šemu koja se sastoji od transmisionih gejtova i invertora, i preko vremenskih dijagrama objasniti princip funkcionisanja CMOS D –leča.

- 2. [30]** Na slici je prikazano kolo astabilnog multivibratora. Korišćeni CMOS invertor se napaja sa $V_{DD} = 5V$, ima idealnu prenosnu karakteristiku sa naponom praga $V_{DD}/2$, kao i beskonačnu ulaznu i nultu izlaznu otpornost. Šmitov komparator K ima prenosnu karakteristiku prikazanu na slici sa naponima praga $V_{TL} = 2V$ i $V_{TH} = 3V$, kao i beskonačnu ulaznu i nultu izlaznu otpornost. Kapacitivnost kondenzatora je $C = 5nF$, a otpornost otpornika je $R = 20k\Omega$. Ako kolo radi u ustaljenom režimu, izračunati i nacrtati vremenske oblike naponskih signala u tačkama X, Y i Z i izračunati frekvenciju oscilovanja kola.



3. KOLOKVIJUM

- 1. a) [5]** Nacrtati CMOS ring oscilator sa minimalnim brojem logičkih kola.
- b) [5] Ako je u prethodnoj tački kašnjenje kroz jedno logičko kolo $t_{pd}=3.334\text{ps}$ odrediti frekvenciju oscilovanja f .
- c) [5] Koji je uslov za $N = \text{broj logičkih kola u nizu}$ da bi oscilator radio, i kako zavisi učestanost oscilovanja od N ?
- d) [5] Kako se može modifikovati kolo iz tačke a) tako da se doda signal dozvole oscilovanja EN takav da ako je $EN=0$ oscilator ne osciluje, a ako je $EN=1$ oscilator osciluje? Dozvoljeno je koristiti samo CMOS logička kola.
-
-
-
- 2.** Za unipolarni D/A konvertor sa lestvičastom R-2R otpornom mrežom sa slike je poznato $R = 1\text{k}\Omega$ i $|V_{REF}| = 10\text{V}$. Poznato je i da je za ulazni podatak $Q_3Q_2Q_1Q_0 = 0000$ izlazni napon $v_{IZ} = 0$, a za ulazni podatak $Q_3Q_2Q_1Q_0 = 1111$ izlazni napon je $v_{IZ} = 7,5\text{V}$. Prekidači povezuju donji kraj odgovarajućih otpornika $2R$ na napon V_{REF} kada je vrednost odgovarajućeg bita Q_i koji kontroliše odgovarajući prekidač na nivou logičke jedinice, odnosno na masu kada je vrednost odgovarajućeg bita $Q_i = 0$. Otpornosti prekidača su zanemarljive.
- a) [24] U opštim brojevima odrediti zavisnost izlaznog napona v_{IZ} od binarnog broja sa ulaza $Q_3Q_2Q_1Q_0$, referentnog napona V_{REF} i otpornosti otpornika R i R_f .
- b) [6] Izračunati otpornost otpornika R_f i polaritet referentnog napona V_{REF} (obrazložiti odgovor).

