


Kolokvijum traje 2,5 sata. Dozvoljeno je korišćenje samo pribora za pisanje i neprogramabilnog kalkulatora. Nije dozvoljeno napuštanje sale tokom prvog sata. Napraviti razmak između tačaka a), b), c)...u zadatku i jasno označiti svaku tačku zadatka. Na naslovnoj strani vežbanke za zadatak koji nije rađen u odgovarajući kvadratič upisati X.

### 1. [24 poena] teorija

- a) [3] Objasniti ulogu zaštitnih dioda na ulazu CMOS logičkih kola.
- b) [3] Da li su STTL (Schottky TTL) kola brža od standardnih TTL logičkih kola? Objasniti zašto.
- c) [6] Faktor grananja dvoulaznog NILI kola je 4, a njegov izlazni signal treba dovesti na ulaze 5 dvoulaznih NILI kola. Predložiti šemu samo sa dvoulaznim NILI kolima kojom se to može ostvariti tako da kašnjenje izlaznih signala cele kombinacione mreže bude približno jednako. Smatrati da svaki ulaz narednog kola povlači istu struju sa izlaza prethodnog kola.
- d) [6] Šta predstavlja kolo prikazano na slici 1.d)? Koje su njegove karakteristike i gde se koristi?
- e) [6] U kolu prikazanom na slici 1.e) je kašnjenje invertora 5 ns, a ostalih logičkih kola 10 ns. Odrediti da li postoji hazard u ovom kolu i kog je tipa ako postoji.



Slika 1.d)




Slika 1.e)

### 2. [12 poena]

- a) [2] Neoznačeni broj  $25.3125_{10}$  predstaviti u prirodnom binarnom kodu sa proizvoljnim brojem bita.
- b) [3] Za brojeve  $A = 16_{10}$  i  $B = -16_{10}$  koje je potrebno predstaviti kao označene binarne brojeve u drugom komplementu odrediti minimalne moguće brojeve bita  $nbitA_{\min}$  i  $nbitB_{\min}$  dovoljne za predstavu ovih brojeva, a zatim predstaviti broj  $A$  na  $nbitA_{\min}$  i broj  $B$  na  $nbitB_{\min}$  bita.
- c) [3] Nad binarnim brojevima iz tačke b) izvršiti sledeće operacije:  $A+B$  i  $A-B$  ako je za smeštanje rezultata na raspolaganju  $nbitA_{\min}$  bita. Označiti sve bite prenosa i odrediti da li je prilikom računanja došlo do prekoračenja.
- d) [4] Izvršiti množenje označenih brojeva  $110.11_2$  i  $10.101_2$  ako je za smeštanje rezultata na raspolaganju 9 bita.

### 3. [34 poena]

Potrebno je izvršiti sintezu mreže koja množi dva neoznačena dvobitna broja  $A_1A_0$  i  $B_1B_0$  predstavljena u prirodnom binarnom kodu i daje neoznačen rezultat  $Y_3Y_2Y_1Y_0$ . Mreža treba da bude realizovana u CMOS tehnologiji. Smatrati da su otpornosti svih NMOS tranzistora jednake i iznose  $R_{NMOS} = 100 \Omega$ , a otpornosti svih PMOS tranzistora su  $R_{PMOS} = 200 \Omega$ . Napon napajanja je  $V_{DD} = 2,5$  V. Svi izlazi  $Y_3$ ,  $Y_2$ ,  $Y_1$  i  $Y_0$  su opterećeni kapacitivnim opterećenjem od  $C_{out} = 10 \text{ pF}$ . Ulazna kapacitivnost svih tranzistora je  $C_{in} = 0,2 \text{ pF}$  (slika 3).



Slika 3 – Prikaz ekvivalentne ulazne kapacitivnosti tranzistora

- a) [8] Algebarskom minimizacijom odrediti logičke funkcije  $Y_3$ ,  $Y_2$ ,  $Y_1$  i  $Y_0$ .
- b) [6] Nacrtati električnu šemu jednostepenog statičkog CMOS logičkog kola koje realizuje logičku funkciju za izlaz  $Y_2$ . Eventualne komplementarne vrednosti signala generisati na odgovarajući način kao poseban stepen.

- c) [10] Izračunati kašnjenje logičke nule  $t_{PHL}$  realizacije iz tačke b) za prelaz kada se menja signal  $A_0$ . Kašnjenje računati kao zbir pojedinačnih kašnjenja logičkih kola na putanji od ulaza do izlaza. Najpre, izvesti izraz za kašnjenja logičke nule i logičke jedinice jednog CMOS stepena.
- d) [10] Ako se umesto cele PMOS mreže izlaznog stepena kola iz tačke b) stavi jedan *pull-up* otpornik otpornosti  $R_{pu} = 700 \Omega$ , odrediti maksimalni napon logičke nule koji se može pojaviti na izlazu tako napravljenog logičkog kola. Za tako napravljeno logičko kolo, naći izraz za struju kroz bateriju za napajanje u slučajevima kada se izlaz menja sa logičke nule na logičku jedinicu i kada se izlaz menja sa logičke jedinice na logičku nulu. Izračunati ukupnu snagu koja se crpi iz baterije za napajanje ako su ulazi  $B_1, A_1$  i  $A_0$  fiksirani na napon logičke jedinice, a na ulaz  $B_0$  se dovodi periodična povorka impulsa učestanosti 10 MHz i faktora ispunjenosti 50% (trajanje napona logičke nule je jednak trajanju napona logičke jedinice).

**4. [15 poena]**

a) [8] Projektovati kombinacionu mrežu koja realizuje operaciju mod 5 (ostatak pri deljenju sa 5) nad 4-bitnim neoznačenim binarnim brojem  $A[3:0] = A_3A_2A_1A_0$  i kao rezultat daje trobitni broj  $M[2:0] = M_2M_1M_0$ . Na raspolaganju su samo osnovna logička kola sa proizvoljnim brojem ulaza. Težiti da broj upotrebljenih kola bude minimalan. Nacrtati šemu.

b) [7] Realizovati funkciju  $M_1$  korišćenjem samo dvoulaznih NILI logičkih kola. Nacrtati šemu kola.

**5. [15 poena]**

Ako su  $A$  i  $B$  decimalne cifre predstavljene u prirodnom BCD kodu, projektovati kombinacionu mrežu koja sabira ova dva broja i generiše dvocifreni rezultat, takođe prikazan u prirodnom BCD kodu. Ukoliko su ulazi nevalidni, na izlazu treba generisati rezultat 0, a poseban izlazni signal *ERROR* treba da ima vrednost logičke jedinice. U ovom zadatku nije dozvoljeno korišćenje osnovnih logičkih kola, osim eventualno invertora.