


Ispit traje 3 sata. Studenti koji su položili kolokvijum rade zadatke 4-7 u trajanju od 2,5 sata. Na ispitu je dozvoljeno korišćenje samo pribora za pisanje i neprogramabilnog kalkulatora. Nije dozvoljeno napuštanje ispita tokom prvog sata. Napraviti razmak između tačaka a), b), c)...u zadatku i jasno označiti svaku tačku zadatka. Na naslovnoj strani vežbanke za zadatak koji nije rađen u odgovarajući kvadratič upisati X. Ako je položen kolokvijum na naslovnoj strani u kvadratiće za zadatke 1-3 upisati **Kolokvijum**.

1. [12 poena]

a) [4] Šta su trostatička logička kola? Nacrtati šemu i simbol trostatičkog CMOS invertora i navesti gde se obično koristi.

b) [6] Koje logičko kolo i iz koje familije je prikazano na slici 1? Objasniti koja je funkcija tranzistora Q_1 . Bez ulazeњa u detaljnju analizu, izračunati tipične vrednosti logičke nule i logičke jedinice za ovo kolo.

c) [2] Koji je osnovni problem u radu logičkog kola sa slike 1 i kako se može rešiti?



Slika 1

2. [5 poena]

a) [2] Neoznačeni broj 21.09375_{10} predstaviti u drugom komplementu sa proizvoljnim brojem bita.

b) [3] Izvršiti množenje označenih brojeva 1010.01_2 i 11.101_2 ako je za smeštanje rezultata na raspolaganju 10 bita.

3. [23 poena]


a) [3] Algebarskom minimizacijom minimizovati logičku funkciju $Y = (\overline{AB} + C) \oplus (AB + \overline{C})$.

b) [3] Nacrtati električnu šemu jednostepenog statickog CMOS logičkog kola koje realizuje minimizovanu logičku funkciju iz tačke a). Dozvoljeno je koristiti komplementarne vrednosti signala i smatrati da se one postavljaju jako brzo nakon uspostavljanja originalne vrednosti.

c) [9] Odrediti i nacrtati vremenski oblik napona na izlazu kola iz tačke b) ako ulazni signali imaju talasne oblike kao na slici 3, pri čemu je $t_4 - t_3 = t_3 - t_2 = t_2 - t_1 = t_1 = T/4 = 100$ ns. Na izlaz kola je povezana sonda osciloskopa kapacitivnosti $C_{sonde} = 10$ pF. Odrediti kašnjenje uzlazne i kašnjenje silazne ivice izlaznog signala Y pri odgovarajućim promenama ulaznih signala sa slike 3. Otpornosti svih NMOS tranzistora su $R_{NMOS} = 200 \Omega$, a otpornosti svih PMOS tranzistora $R_{PMOS} = 300 \Omega$. Napon napajanja je $V_{DD} = 2,5$ V.

d) [4] Realizovati funkciju Y korišćenjem jednog multipleksera 4 u 1 i što manjeg broja osnovnih logičkih kola.

e) [4] Koristeći potrebna kombinaciona kola, projektovati mrežu koja na izlazu daje zbir dva ulazna neoznačena broja $A[3:0]$ i $B[3:0]$ ako je $A > B$, a ako je $A \leq B$, na izlazu se pojavljuje rezultat operacije $2A + B$. Rezultat ima minimalan broj bita koji omogućava da u izračunavanju nema prekoračenja. U ovoj tački nije dozvoljeno korišćenje osnovnih logičkih kola.



Slika 3 – Vremenski dijagrami ulaznih signala uz zadatak 3

4. [18 poena]


a) [6] Nacrtati šemu i napisati tabelu stanja za SR leč sa NILI kolima. Ako se signali S i R menjaju kao što je prikazano na slici 4.a), nacrtati vremenske dijagrame za oba izlazna signala i objasniti zašto ovaj leč ima nedozvoljeno stanje.



Slika 4.a)

b) [4] Objasniti u čemu su osnovne razlike između signala i varijabli u VHDL-u.

- c) [8] Ako se u kolu koje je prikazano na slici 4.c) na ulaz T dovede kratkotrajni impuls, analizirati ponašanje kola (nije potrebno pisati jednačine). Skicirati odgovarajuće vremenske dijagrame. Koja je namena ovog kola? Smatrati da je prag logičkih kola $0,5V_{DD}$ i da se na ulazima ne nalaze zaštitne diode.



Slika 4.c)


5. [12 poena]

- a) [8] Realizovati sinhroni brojač koji broji po sekvenci 0-1-2-4-7-5-0. Na raspolaganju su ivični JK flip-flopovi sa asinhronim ulazima za direktni set S_d i reset R_d koji su aktivni u logičkoj nuli, kao i potrebna logička kola. Težiti da broj upotrebljenih kola bude minimalan. Nacrtati šemu brojača.
 b) [4] Za brojač iz tačke a) obezbediti mogućnost sinhronog paralelnog upisa. U brojač se upisuje 3-bitni podatak $D_{in}[2:0]$ ako je ulazni signal $LOAD$ na logičkoj jedinici.

6. [20 poena]

Potrebno je projektovati sinhronu sekvencijalnu mrežu koja je zadata vremenskim dijagramima prikazanim na slici 6. Izlazni signal Iz menja vrednost sa logičke nule na logičku jedinicu ako je detektovana uzlazna ivica ulaznog signala Ul . Izlazni signal Iz menja vrednost sa logičke jedinice na logičku nulu ako su logičkom jedinicom ulaznog signala Ul obuhvaćene tačno tri uzlazne ivice signala takta. Mašinu stanja realizovati kao Murovu mašinu stanja sa najmanjim mogućim brojem flip-flopova i logičkih kola. Smatrati da je vreme za koje je ulazni signal na stabilnom logičkom nivou uvek veće ili jednakо T_{CLK} . Odrediti:

- a) [14] Tabelu stanja/izlaza, tabelu prelaza/izlaza i tabelu pobude/izlaza ako su za realizaciju na raspolaganju ivični D flip-flopovi. Obeležiti stanja na vremenskim dijogramima i nacrtati dijagram stanja ove sekvencijalne mreže.
 b) [6] Realizovati mrežu korišćenjem ivičnih D flip-flopova i potrebnih logičkih kola. Nacrtati šemu.




Slika 6 – Vremenski dijagrami ulaznih i izlaznih signala sekvencijalne mreže iz zadatka 6

7. [10 poena]

Na slici 7 je prikazan 3-bitni D/A konvertor sa strujnim izvorima. Na ulaz D/A konvertora se dovodi binarni broj $b_2b_1b_0$ dok se na izlazu konvertora generiše analogni napon v_{OUT} koji odgovara binarnom broju sa ulaza. Broj sa ulaza je u prirodnom binarnom kodu. Prekidači su zatvoreni ako su kontrolni signali na njima na logičkoj jedinici. Smatrati da su prekidači idealni, kao i da je operacioni pojačavač idealan.

- a) [5] Izvesti izraz za napon v_{OUT} u zavisnosti od struja I_0 , I_1 i I_2 , otpornosti R_f i vrednosti binarnih promenljivih b_2 , b_1 i b_0 . Odrediti struje I_0 , I_1 i I_2 , tako da kolo sa slike 7 radi kao opisani D/A konvertor i to tako da je $v_{OUT}("000") = 0 \text{ V}$, a $v_{OUT}("111") = 7 \text{ V}$. Poznato je $R_f = 1 \text{ k}\Omega$.

- b) [5] Izračunati diferencijalnu nelinearnost (DNL) D/A konvertora iz tačke a) ako se, usled varijacija u proizvodnji, struje I_0 i I_1



Slika 7 – 3-bitni D/A konvertor uz zadatak 7

promene i iznose $I_0 = I_1 = 1,5$ mA. Skicirati zavisnost izlaznog napona D/A konvertora od ulaznog koda u ovom slučaju.