


Tehnološki podaci za 250 nm rezoluciju: $\lambda = 0,12 \mu\text{m}$; $V_{DD} = 2,5 \text{ V}$; $C_{ox} = 6 \text{ fF}/\mu\text{m}^2$; $C_{ndiff} = 1,7 \text{ fF}/\mu\text{m}^2$; $C_{pdiff} = 2 \text{ fF}/\mu\text{m}^2$; $C_{m1} = 35 \text{ aF}/\mu\text{m}^2$; $C_{m2} = 15 \text{ aF}/\mu\text{m}^2$; $R_{ndiff} = 5 \Omega/\square$; $R_{pdoff} = 4 \Omega/\square$; $R_{poly} = 4 \Omega/\square$; $R_{m1\square} = R_{m2\square} = 70 \text{ m}\Omega/\square$; $|V_T| = 0,5 \text{ V}$; $k'_n = 125 \mu\text{A}/\text{V}^2$; $k'_p = -25 \mu\text{A}/\text{V}^2$; $C_{Apoly-sub} = 101 \text{ aF}/\mu\text{m}^2$

1. U 250nm CMOS tehnološkom postupku sa n-jamama potrebno je projektovati jednostepeno kolo koje implementira funkciju $\overline{(A+B)G + CD(E+F+A)}$ u zadatom obliku.
 - a) [10] Nacrtajte električnu šemu statičkog CMOS kola, odgovarajuće grafove za to kolo i nadite zajedničku Ojlerovu putanju.
 - b) [10] Nacrtajte stik dijagram, odredite veličine tranzistora i procenite površinu lejauta tog kola.
 - c) [10] Nacrtajte električnu šemu pseudo NMOS logičkog kola, predložite veličine tranzistora ako se zahteva da napon logičke nule bude manji od $0,1 V_T$

2. Na čipu se nalazi grupa od 8 celija multipleksera 2 u 1 projektovanih u tehnici transmisionih gejtova (Slika 2.) do kojih se dovodi selekcioni signal S preko pobudnog invertora minimalnih dimenzija. Signal S se razvodi u polisilicijumu. Ukupna dužina S linije je $100 \mu\text{m}$. Dužina S linije unutar celije multipleksera je $7 \mu\text{m}$ do tranzistora do kojih se dovodi neinvertovani signal odnosno $5 \mu\text{m}$ do odgovarajućeg invertora. Dimenzije tranzistora unutar celije multipleksera i invertora su $0,48 \mu\text{m} \times 0,24 \mu\text{m}$. Sirina S linije je $0,48 \mu\text{m}$.
 - a) [10] Izračunati kapacitivno opterećenje S linije.
 - b) [5] Na osnovu RC konstante kašnjenja proceniti kašnjenje S signala. Smatrati da je ukupno kapacitivno opterećenje skoncentrisano na kraju linije. Zanemariti otpornosti unutar celije multipleksera.
 - c) [20] Projektovati baferski stepen koji će pobuđivati selekcionu liniju S. Odrediti optimalan broj invertora u baferskom stepenu kao i njihove dimenzije tako da se ostvari minimalno kašnjenje.
 - d) [5] Koliko je to minimalno kašnjenje dobijeno modifikacijom pod c).



Slika 2. Raspored celija multipleksera na čipu

3. a) [5] Čemu služe lambda pravila i koje su osnovne prednosti i mane ovih pravila (nemojte da nabrajate pravila)?
 - b) [5] Nacrtati lejaut dva otpornika čije su otpornosti u odnosu 1:2 (što preciznije). Kratko obrazložiti.

4. a) [5] Nacrtajte električnu šemu jednostepenog PE logičkog kola koje ostvaruje funkciju definisanu u prvom zadatku, a zatim:
 - b) [5] objasnite da li u tom kolu može doći do pojave "clock feedthrough" i zašto,
 - c) [5] modifikujte kolo tako da se redukuju struje curenja,
 - d) [5] modifikujte kolo tako da se eliminiše preraspodela nanelektrisanja.