

ISPIT

1. Trajanje ispita 180 minuta.
2. Ispit se radi u vežbanci.
3. Rešenja zadataka započeti na novoj strani.
4. Na naslovnoj strani obavezno zaokružiti redne brojeve zadatka koji su rađeni.
5. Dozvoljena je upotreba kalkulatora.
6. Parametri tranzistora i diode su dati gde je potrebno. Ne moraju svi parametri biti iskorišćeni u rešenju.

**K1 - Zadatak 1 (a - 8, b - 2, c - 5 poena)**

a) Algoritamskim računanjem, korak po korak, izračunati sledeće izraze, a zatim ih sortirati u opadajućem poretku

$$A = 00101_{KO} + 01110_{KO} + 10110_{KO} \quad (\text{na raspolažanju 5 cifara})$$

$$B = 10111_{ZA} - 01011_{ZA} \quad (\text{na raspolažanju proizvoljan broj cifara})$$

$$C = (011.01_{KMV} + 101.11_{KMV}) * (10.101_{KMV} - 10.000_{KMV}) \quad (\text{na raspolažanju proizvoljan broj cifara})$$

$$D = 3415_8 / 15A_{16} \quad (\text{na raspolažanju proizvoljan broj cifara})$$

Napomena: Potrebno je postupno i detaljno izračunati vrednosti, bez prelaženja u decimalni sistem, i obeležiti ukoliko negde dolazi do prekoračenja.

b) Prilikom prenosa poruka koristi se Hamingov kod sa minimalnim rastojanjem 11. Koliko je maksimalno grešaka moguće korigovati a koliko detektovati (pri čemu je korekcija grešaka prioritet)?

c) Ukoliko je primljena poruka 0010101110101 koja je na predaji zaštićena Hamingovim kodom minimalnog rastojanja 4, odrediti decimalnu vrednost poslate poruke ukoliko je to moguće. Detaljno obrazložiti odgovor.

**K1 - Zadatak 2 (a - 6, b - 4, c - 6, d - 4 poena)**

Za logičko kolo sa slike 2:

a) Proceniti režime rada svih tranzistora u kolu za sve kombinacije logičkih nivoa na ulazu kola. Rezultate prikazati tabelarno. Odrediti logičku funkciju kola  $Y=f(A,B)$ .


b) Odrediti vrednosti napona logičke nule i jedinice,  $V_{OL}$  i  $V_{OH}$ .

c) Odrediti karakteristiku prenosa logičkog kola, kao i marginu šuma u slučaju višestrukih izvora smetnji. Za svaku karakterističnu tačku u proračunu navesti kojim uslovom je određena.

d) Odrediti karakteristiku prenosa za lanac ovakvih kola, pri čemu se u lancu nalazi neparan broj kola.

Poznato je:

$$V_{BE}=0.7V, V_T=0.6V, V_{DS}=0.2V, \beta_F=60$$



Slika 2.

**K1 Zadatak 3 (a -2, b - 4, c- 4, d - 5 poena)**


Na slici 3 je prikazana logička šema dela digitalnog uređaja posle izvršenih »neohodnih« modifikacija. Originalna realizacija ne sadrži diode D1 i D2 (kratka veza), međutim zbog greške u projektovanju bilo ih je neophodno dodati. Upotrebljena logička kola su u standardnoj TTL LS tehnologiji.

a) Odrediti logičke funkcije izlaza X uređaja sa slike 3a) pre modifikacije za  $E1=E2=1$  i  $E1 \neq E2$ . Šta se desilo uređaju kada je bilo  $E1=E2=0$ ?

b) Odrediti logičku funkciju izlaza X sa slike 3a) posle modifikacije odnosno dodavanja dioda D1 i D2. Da li sada može da se desi »nezgodna« situacija iz tačke (a). Kakvi su novi logički nivoi na izlazu X u poređenju sa standardnim TTL LS kolom?

c) Odrediti logičku funkciju izlaza X sa slike 3b). Kakvi su novi logički nivoi na izlazu X u poređenju sa standardnim TTL LS kolom?

d) Odrediti logičku funkciju izlaza X sa slike 3a) i 3b) ako se ukloni otpornik  $R_p$  i ostavi otvorena veza.



Slika 3a.

Slika 3b.

---

**K2 - Zadatak 4 (a – 5, b – 5, c - 3, d – 2, e – 5 poena)**

Poznato je:

$$W_n = 180nm, L_n = L_p = 180nm, \mu_n = 417 \frac{cm^2}{Vs}, \mu_p = 85 \frac{cm^2}{Vs}, V_{Tn} = 0.45V, V_{Tp} = -0.45V,$$

$$k_n = 351 \times 10^{-6} \frac{A}{V^2}, k_p = 71 \times 10^{-6} \frac{A}{V^2}, v_{nsat} = v_{psat} = v_{sat} = 8 \times 10^6 \frac{cm}{s}$$

$$k_{\lambda n} = 0 \frac{\mu m}{V}, k_{\lambda p} = 0 \frac{\mu m}{V}, E_{Cn} = 3.8 \times 10^4 \frac{V}{cm}, E_{Cp} = 18.8 \times 10^4 \frac{V}{cm}, \gamma = 1, VDD = 2.7V$$

a) odrediti širinu kanala  $W_p$  tako da prag odlučivanja logičkog CMOS inverzora,  $V_s$ , bude približno jednak polovini napona napajanja;

b) izvesti izraze i izračunati dinamičke otpornosti  $p$  i  $n$  kanalnog tranzistora potrebne za procenu kašnjenja;

c) izračunati struju kratkog spoja u CMOS inverzoru iz tačke a)

d) kako se menjaju rezultati u tački b) i c) ako se širine kanala oba tranzistora povećaju 10 puta.

e) izračunati disipaciju kratkog spoja u CMOS inverzoru iz tačke a), ako se na ulazu nalazi signal učestanosti 1GHz, čije je vreme uspona i pada jednako 10ps.

---

**K2 - Zadatak 5 (a – 5, b – 5, c – 5 poena)**

a) Projektovati jednostepeno statičko CMOS logičko kolo koje realizuje funkciju  $Y = B(A + C) + A\bar{C}D$ . Dostupne su i negacije ulaznih promenljivih. Odrediti odnose širina svih tranzistora tako da kritična kašnjenja uzlazne i silazne ivice budu izjednačena i odgovaraju kašnjnjima referentnog inverzora kod koga je  $W_P : W_N = 2:1$ .

b) Realizovati funkciju  $Y$  kao jednostepeno dinamičko kolo pogodno za povezivanje u domino logici. Težiti da realizacija bude minimalne kompleksnosti. Uporediti ovu realizaciju po pitanju površine, sa slučajem kada je funkcija realizovana pomoću transmisionih gejtova. Dostupne su i negacije ulaznih promenljivih.

c) Minimizovati funkciju  $Y$  tako da je pogodna za realizaciju pomoću NI logičkih kola. Da li kod dobijene minimalne realizacije moguća pojave lažne nule? Ako jeste, modifikovati funkciju tako da se elminiše pojave lažne nule.

---

**K2 - Zadatak 6 (a – 7, b – 8 poena)**

a) Pomoću kola niskog stepena integracije projektovati kombinacionu mrežu koja predstavlja komparator 2-bitnih neoznačenih brojeva. Potrebno je da mreža bude minimalne kompleksnosti. Na izlazu je potrebno generisati signale G (*greater* - veće) i L (*less* - manje). Ukoliko su oba signala jednaki 0 onda su dva broja koja se porede jednakia.

b) Korišćenjem kola iz prethodne tačke i kola niskog stepena integracije realizovati komparator 4-bitnih označenih brojeva zadatih u komplementu maksimalne vrednosti.