

1. Trajanje ispita 180 minuta.
2. Ispit se radi u vežbanci.
3. Dozvoljena je upotreba kalkulatora.
4. Parametri tranzistora i diode su dati gde je potrebno. Ne moraju svi parametri biti iskorišćeni u rešenju.
5. Koristiti sledeće skraćenice za označavanje režima rada tranzistora: *ZAK* – zakočenje, *DAR* – direktni aktivni režim, *ZAS* – direktno zasićenje, *IAR* – inverzni aktivni režim, *IZAS* – inverzno zasićenje. Za diodu koristiti: *ON* – provodi, *OFF* – zakočena.

### Zadatak 1 (a - 3, b - 3, c- 3, d – 3, e – 4, f - 4 poena)

- a) Odrediti oktalne predstave brojeva  $F00D_{16}$ ,  $2332_4$ ,  $321_5$ .  
 b) Odrediti kvadratnu jednačinu u brojnom sistemu sa osnovom 3, ako su rešenja u decimalnom obliku  $x_1=3_{10}$  i  $x_2=4_{10}$ .  
 c) Izvršiti sledeće operacije nad označenim brojevima zadatim u komplementu osnove predstavljenih sa 5 bita. Označiti sve bite prenosa i naznačiti da li je došlo do prekoračenja.

$$110 + 010, \quad 11010 + 10000, \quad 0110 - 10101$$

- d) Izvršiti sabiranje dva neoznačena 8 bitna BCD broja.

$$01101001 + 00110001, \quad 01010010 + 10000100$$

- e) Izvršiti množenje dva binarna broja data u komplementu osnove.

$$01101 * 10110, \quad 11011 * 01001$$

- f) Izvršiti operaciju deljenja dva celobrojna podatka zadata u odgovarajućem brojnom sistemu. Odrediti celobrojni deo i ostatak deljenja.

$$12001_3 / 21_3, \quad 3120_5 / 12_5$$


### Zadatak 2 (a - 5, b – 5, c- 10 poena)

Za DTL logičko kolo sa slike 2, odrediti:

- a) Logičku funkciju kola i režime rada svih tranzistora za sve kombinacije nivoa na ulazu kola. Rezultate prikazati tabelarno.  
 b) Odrediti vrednosti napona logičke nule i jedinice,  $V_{OL}$  i  $V_{OH}$ .  
 c) Odrediti karakteristiku prenosa logičkog kola, kao i marginе šuma u slučaju višestrukih izvora smetnji. Za svaku karakterističnu tačku u proračunu navesti kojim uslovom je određena.

Poznato je:

$$V_{BE} = V_D = 0.7V, \quad V_{BES} = 0.8V, \quad V_{CES} = 0.2V, \quad V_\gamma = V_{\gamma D} = 0.6V, \quad \beta_F = 50.$$



Slika 2.

### Zadatak 3 (a - 10, b – 5, c- 5 poena)

- a) Projektovati jednostepeno staticko CMOS logičko kolo koje realizuje funkciju  $Y = \overline{AB} + BC + \overline{AD}$ . Odrediti odnose širina svih tranzistora tako da kritična kašnjenja uzlazne i silazne ivice budu izjednačena i odgovaraju kašnjenjima referentnog invertora kod koga je  $W_P : W_N = 2 : 1$ .

- b) Realizovati funkciju  $Z = \overline{Y}$  pomoću transmisionih gejtova. Na ulazima se mogu pojaviti komplementarne vrednosti ulaznih signala.

- c) Realizovati funkciju  $Z = \overline{Y}$  kao višestepeno dinamičko kolo projektovano u domino logici. Dozvoljena je upotreba samo dvoulaznih logičkih kola. Težiti da realizacija bude minimalne kompleksnosti.

**Zadatak 4 (a - 5, b - 5, c- 5, d - 5 poena)**

a) Projektovati kombinacionu mrežu koja četvorobitni BCD broj konvertuje u *Gray*-ov BCD kod. Smatrali da se na ulazu ne mogu pojaviti vrednosti iz intervala 1010-1111. Na raspolaganju su proizvoljna logička kola. Težiti da mreža bude minimalne kompleksnosti.

b) Uraditi tačku pod a) ako se na ulazu mogu pojaviti vrednosti iz intervala 1010-1111 i ako u tom slučaju na izlazu treba generisati 1111.

c) Za realizaciju pod b) naznačiti prelaze pri kojima može doći do pojave lažne nule.

d) Modifikovati realizaciju pod b) tako da ne dolazi do pojave lažne nule.

**Zadatak 5 (20 poena)**

Ako su A i B neoznačeni dvobitni i C neoznačeni trobitni binarni broj projektovati kombinacionu mrežu koja na izlazu generiše označeni binarni Y predstavljen u komplementu do 2, tako da važi:

$$Y = |A - B|, C > (A + B)$$

$$Y = 2A - B, C \leq (A + B)$$

Na raspolaganju su kola srednjeg stepena integracije i logička kola niskog stepena integracije proizvoljnog tipa. Težiti da broj upotrebljenih kola bude minimalan.