

1. Trajanje ispita 240 minuta; Trajanje kolokvijuma 180 minuta
2. Ispit, Kolokvijum se radi u vežbanci. Dozvoljeni su kalkulator i pribor za pisanje.
3. Integralni ispit bez domaćeg 1. 2. 3. 4. 5. 6. 8. 9. 10. (ukupno 100 poena)
4. Integralni ispit sa domaćim 2. 3. 4. 5. 6. 8. 9. 10. (ukupno 95 poena)
5. II kolokvijum 5. 6. 7. 8. 9. 10. (ukupno 60 poena)

Zadatak 1 (5 poena)

Ako se nebaferisani CMOS invertor, čije se unutrašnje kapacitivnosti mogu zanemariti, kapacitivno optereti sa $C_L=20\text{pF}$, odrediti kašnjenje kroz invertor za a) $V_{DD}=1.8V$. b) $V_{DD}=2.4V$. Poznato je: $W_n=400\text{nm}$, $W_p=800\text{nm}$, $L=200\text{nm}$, $\mu_n C_{ox}=270\mu\text{A/V}^2$, $\mu_p C_{ox}=70\mu\text{A/V}^2$, $C_{ox}=1\mu\text{F/cm}^2$, $V_{Th}=0.5V$, $V_{Tp}=-0.5V$, $E_{cn}L_n=1.2V$, $E_{cp}L_p=4.8V$, $\lambda=0.04\text{V}^{-1}$, $v_{SAT}=8\times 10^6\text{ cm/s}$. Ako invertor radi na maksimalnoj učestanosti odrediti dinamičku dispaciju koja se razvija na invertoru u slučaju a) i b).

Zadatak 2 (20 poena)

- a) Odrediti rešenje jednačine $202_x=64_{16}$.
- b) Odrediti oktalne vrednosti brojeva: 100_2 , 100_3 i 100_4 .
- c) Data je jednačina $x^2 - 20x - 121 = 0$ i njeno jedno rešenje $x=22$. U kom brojnom sistemu je data jednačina i njeno rešenje.
- d) Sledeće binarne brojeve: 1001 , 0011 , 01 , 1 , predstaviti sa četiri cifre u u komplementu osnove i komplementu do maksimalne vrednosti.
- e) Izvršiti sledeće operacije nad binarnim brojevima datim u komplementu osnove. Za predstavljanje rezultata operacija na raspolažanju je 4 bita. Odrediti da li dolazi do prekoračenja (*overflow*) prilikom izvršavanja operacije. U slučaju prekoračenja naznačiti $OF=1$.

$$0101+1110, 1100-1101, 1010+11, 1-0111.$$

- f) Izvršiti sledeće operacije nad binarnim brojevima datim u komplementu do maksimalne vrednosti. Za predstavljanje rezultata operacija na raspolažanju je 4 bita. Odrediti da li dolazi do prekoračenja (*overflow*) prilikom izvršavanja operacije. U slučaju prekoračenja naznačiti $OF=1$.

$$0101+1010, 0101-1011, 1010+10, 1-1100.$$

- g) Izvršiti sledeće operacije sabiranja dva neoznačena 8 bitna broja data u *BCD* kodu. Rezultate operacija predstaviti u Gray-ovom *BCD* kodu.

$$101010011+101111001$$

Zadatak 3 (10 poena)

- a) Izvršiti operaciju množenja dva binarana broja data u komplementu osnove. Prikazati svaki korak operacije množenja.

$$1011 \times 1101, 0101 \times 1101$$

- b) Izvršiti sledeće operacije deljenja dva neoznačena broja data u odgovarajućim brojnim sistemima. Odrediti samo celobrojnu vrednost rezultata deljenja i ostatak deljenja.

$$21012_3 / 21_3, 4321_5 / 21_5$$


Zadatak 4 (15 poena)

- a) Za kolo sa slike 4.a, odrediti logičku funkciju kola i režime rada svih tranzistora za sve vrednosti logičkih nivoa na ulazu kola ako blok *LK* predstavlja kolo sa slike 4.b. Rezultate prikazati tablicno, tako da režimima rada tranzistora odgovaraju skraćenice *DA*-direktni aktivni režim rada tranzistora, *IZAS*-inverzno zasićenje, *IAR*-inverzan aktivni režim, *ZAS*-direktno zasićenje, *ZAK*-zakočen i *GRPROV* – granica provođenja.


- b) Odrediti strujne kapacitete i faktor grananja na izlazu kola sa slike 4.a, pri naponima V_{IL} i V_{IH} na izlazu kola.

- c) Bez dodavanja dodatnih komponenata modifikovati kolo sa slike 4.a, tako da logička funkcija modifikovanog kola $Y_1 = Y_1(A, B)$, bude invertovana u odnosu na logičku funkciju kola iz tačke a, tj. $Y_1 = \bar{Y}_1$.

Poznato je: $V_{BE}=V_D=0.7V$, $V_\gamma=V_{\gamma D}=0.6V$, $V_{CES}=0.2V$, $V_{BES}=0.8V$, $\beta_F=50$, $\beta_R=0.2$, $V_{CC}=5V$.



Slika 4.a



Slika 4.b

Zadatak 5 (5 poena)

Izračunati i nacrtati karakteristiku prenosa NMOS invertora sa pasivnim opterećenjem. Izračunati i definisati karakteristične tačke sa karakteristikama prenosa. Odrediti marge šuma za jednostruku i višestruku izvore šuma. Odrediti odnos parametara R_L i W tako da širina prelazne zone karakteristike prenosa bude minimalna. Koliki je napon logičke nule u tom slučaju?

Poznato je: $R_L = 30k$, $W = 400nm$, $L = 200nm$, $\mu_n C_{ox} = 270\mu A/V^2$, $C_{ox} = 1\mu F/cm^2$, $V_T = 0.5V$, $E_c L = 1.2V$, $V_{DD} = 1.8V$, $V_{SAT} = 8 \times 10^6 cm/s$.

Zadatak 6 (10 poena)

Projektovati kombinacionu mrežu konfigurabilnog Hamming-ovog kodera, koji 8-bitni ulazni podatak $OP_2 OP_1 OP_0 d_9 d_7 d_6 d_5 d_3$ konvertuje u 10-bitni izlazni podatak u formatu $d_9 c_8 d_7 d_6 d_5 c_4 d_3 c_2 c_1 c_0$. Logički nivoi izlaznih signala su definisani tabelom:

$OP_2 OP_1 OP_0$	$d_9 c_8 d_7 d_6 d_5 c_4 d_3 c_2 c_1 c_0$	Napomena
1 X X	Z Z Z Z Z Z Z Z	Sve izlaze postaviti u stanje visoke impedanse
0 1 1	$d_9 c_8 d_7 d_6 d_5 c_4 d_3 c_2 c_1 c_0$	Na izlazu se generiše sekvenca u Hamming-ovom kodu sa minimalnim rastojanjem 4. Podrazumeva se 5-bitni ulazni podatak $d_9 d_7 d_6 d_5 d_3$
0 1 0	$d_9 c_8 d_7 d_6 d_5 c_4 d_3 c_2 c_1 0$	Na izlazu se generiše sekvenca u Hamming-ovom kodu sa minimalnim rastojanjem 3. Podrazumeva se 5-bitni ulazni podatak $d_9 d_7 d_6 d_5 d_3$
0 0 1	$0 c_8 d_7 d_6 d_5 c_4 d_3 c_2 c_1 c_0$	Na izlazu se generiše sekvenca u Hamming-ovom kodu sa minimalnim rastojanjem 4. Podrazumeva se 4-bitni ulazni podatak $d_7 d_6 d_5 d_3$
0 0 0	$0 c_8 d_7 d_6 d_5 c_4 d_3 c_2 c_1 0$	Na izlazu se generiše sekvenca u Hamming-ovom kodu sa minimalnim rastojanjem 3. Podrazumeva se 4-bitni ulazni podatak $d_7 d_6 d_5 d_3$

Signali na izlazima d_i predstavljaju informacione bite, tj. bite ulaznog 5-bitnog ili 4-bitnog binarnog broja D, a c_i ($i \neq 0$) kontrolne bite sekvence date u Hamming-ovom kodu sa minimalnim rastojanjem 3. Bit c_0 je dodatni kontrolni bit za slučaj kada se na izlazu generiše sekvenca data u Hamming-ovom kodu sa minimalnim rastojanjem 4. Na raspolaganju su logička kola proizvoljnog tipa i trostatički invertujući baferi.

Zadatak 7 (10 poena)

- a) Date su logičke funkcije $Y_1 = (C + D)(C + \bar{A} + \bar{D})(\bar{C} + B)$ i $Y_2 = \bar{AB} + B\bar{C} + A\bar{B}\bar{D}$. Ako su logičke funkcije realizovane u formi u kojoj su date, sa ILI i I kolima sa proizvoljnim brojem ulaza i invertorima odrediti da li i pri kojim prelazima postoji mogućnost generisanja lažnih jedinica ili nula na izlazu kola.
- b) Za kombinacione mreže koje realizuju logičke funkcije iz tačke a nacrtati vremenske dijagrame signala u relevantnim tačkama kola, za po jedan slučaj pojave statičkog hazarda.
- c) Modifikovati logičke funkcije date u tački a tako da nema mogućnosti pojave statičkih hazarda bilo kog tipa. Težiti da modifikovane logičke funkcije budu date u minimalnoj formi.

Zadatak 8 (8 poena)

- a) Korišćenjem otpornika i CMOS invertora realizovati neinvertujuće kolo čije su marge šuma $NM_H = NM_L = 3V$. CMOS invertori imaju napajanje +5V i karakteristiku idealnog logičkog kola
- b) Da li je moguće realizovati neinvertujuće kolo sa istim CMOS invertorima ali sa marginama šuma $NM_H = NM_L = 6V$, pod uslovom da ulazni napon može da bude van opsega napona napajanja?

Zadatak 9 (9 poena)

- a) Projektovati jednostepeno statičko CMOS logičko kolo koje realizuje zadatu logičku funkciju. Odrediti relativne odnose širine kanala svih tranzistora, ako je u datoj tehnologiji za CMOS invertor određen odnos $W_p: W_n = 2:1$.

$$Y = \overline{A+B+\overline{CD}}$$

- b) Projektovati multiplekser 4 u 1 korišćenjem transmisionih gejtova i CMOS invertora. Korišćenjem ovih multipleksera realizovati funkciju iz tačke a.
- c) Projektovati dekoder 2/4 sa aktivnim logičkim nulama na izlazu, sa signalom dozvole, korišćenjem dvoulaznih NI logičkih kola.

Zadatak 10 (18 poena)

- a) Nacrtati logičku šemu JK MS flipflop-a koji se okida opadajućom ivicom signala takta ako su na raspolaganju samo dvoulazna NI logička kola. Odrediti vreme postavljanja JK MS flipflop-a iz tačke a ako je kašnjenje signala kroz logička kola t_{dik} konačno i kreće se u opsegu $1ns < t_{dik} < 3ns$.
- b) Projektovati sinhroni brojač sa sekvencom brojanja $2 \rightarrow 3 \rightarrow 1 \rightarrow 4 \rightarrow 0 \rightarrow 2 \dots$, sa ivičnim JK flipflopovima koji nemaju asinhronne ulaze za direktni set i reset flipflop-a. Obezbediti da brojač izlazi iz zabranjenih stanja posle maksimalno jedne periode taktnog impulsa. Na raspolaganju su logička NI sa proizvoljnim brojem ulaza i EXILI kola. Težiti da broj upotrebljenih logičkih kola bude minimalan.
- c) Modifikovati kolo iz tačke a tako da se u slučaju generisanja signala START aktivnog na logičkoj nuli, brojač postavlja u početno stanje 3.
- d) Odrediti maksimalnu učestanost taktnih impulsa ako je vreme propagacije signala kroz logička kola proizvoljnog tipa 2ns, vreme propagacije signala kroz JK flipflop 5ns i vreme postavljanja JK flipflop-a 1ns.
- e) Modifikovati kolo iz tačke a tako da sekvenca brojanja brojača bude $6 \rightarrow 23 \rightarrow 17 \rightarrow 8 \rightarrow 0 \rightarrow 6 \dots$