

1. Nacrtati strukturu bilateralnog CMOS prekidača i objasniti princip funkcionisanja.
2. Nacrtati analogni multiplexer 2/1 upotrebom bilateralnih prekidača. Objasniti princip serijske logike. Koje su prednosti i mane serijske logike u odnosu na standardnu CMOS logiku?
3. Nacrtati EXOR/EXNOR kolo u serijskoj logici (uopotrebnom bilateralnih prekidača) kao i takvo kolo realizovano pomoću 2- ulaznih nebaferisanih klasičnih CMOS kola. Kakav je odnos u broju tranzistora?
4. Koristeći 4 bilateralna prekidača i potreban broj invertora, realizovati CMOS kolo sa dva ulaza i dva izlaza i jednim kontrolnim signalom, koje će imati sledeću funkciju:

Kontrola	Ulaz/izlaz
Sel = 0	A0=B0, A1=B1
Sel = 1	A0=B1, A1=B0

5. Realizovati dvoulazno ILI kolo koristeći serijsku CMOS logiku
6. Realizovati dvoulazno I kolo koristeći serijsku logiku
7. Realizovati troulazno ILI kolo koristeći serijsku logiku
8. Realizovati troulazno I kolo koristeći serijsku logiku
9. Realizovati kaskadni multiplexer 4/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multiplexera sa brojem tranzistora koji bi imao takav multiplexer ako bi se realizovao samo sa logičkim kolima. Voditi računa da su dekoderski invertori zajednički za jedan nivo multipleksiranja. (rešenje: pogledati materijal sa vežbi)
10. Realizovati kaskadni multiplexer 4/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multiplexera sa brojem tranzistora koji bi imao multiplexer realizovan minimizacijom (rešenje:pogledati materijal sa vežbi)
11. Realizovati kaskadni multiplexer 8/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multiplexera sa brojem tranzistora koji bi imao takav multiplexer ako bi se realizovao samo sa logičkim kolima. Voditi računa da su dekoderski invertori zajednički za jedan nivo multipleksiranja.
12. Realizovati kaskadni multiplexer 8/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multiplexera sa brojem tranzistora koji bi imao multiplexer realizovan minimizacijom.